???global.info.a_carregar???
Identificação

Identificação pessoal

Nome completo
Luís Jorge Brás Monteiro Guerra e Silva

Identificadores de autor

Ciência ID
A814-B971-59F6

Domínios de atuação

  • Ciências da Engenharia e Tecnologias - Engenharia Eletrotécnica, Eletrónica e Informática - Engenharia Eletrotécnica e Eletrónica

Idiomas

Idioma Conversação Leitura Escrita Compreensão Peer-review
Inglês Utilizador proficiente (C2) Utilizador proficiente (C2) Utilizador proficiente (C2) Utilizador proficiente (C2)
Percurso profissional

Ciência

Categoria Profissional
Instituição de acolhimento
Empregador
2000/04 - Atual Investigador (Investigação) Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
2005/07 - 2006/08 Estagiário de Investigação (Investigação) Cadence Design Systems Inc, Estados Unidos
Cadence Design Systems Inc, Estados Unidos
1996/12 - 2000/03 Assistente de Investigação (carreira) (Investigação) Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
1999/07 - 1999/09 Estagiário de Investigação (Investigação) IBM Thomas J Watson Research Center, Estados Unidos
IBM Thomas J Watson Research Center, Estados Unidos
1995/10 - 1996/11 Estagiário de Investigação (Investigação) Instituto de Engenharia de Sistemas e Computadores, Portugal
Instituto de Engenharia de Sistemas e Computadores, Portugal

Docência no Ensino Superior

Categoria Profissional
Instituição de acolhimento
Empregador
2009/05 - Atual Professor Auxiliar (Docente Universitário) Universidade de Lisboa Instituto Superior Técnico, Portugal
Universidade de Lisboa Instituto Superior Técnico, Portugal
2000/04 - 2009/04 Assistente (Docente Universitário) Universidade de Lisboa Instituto Superior Técnico, Portugal
Universidade de Lisboa Instituto Superior Técnico, Portugal
1999/04 - 1999/09 Assistente Estagiário (Docente Universitário) Universidade de Lisboa Instituto Superior Técnico, Portugal
Universidade de Lisboa Instituto Superior Técnico, Portugal

Cargos e Funções

Categoria Profissional
Instituição de acolhimento
Empregador
2014/10 - 2020/01/02 Vice-President of the Board for Information & Communication Technologies Universidade de Lisboa Instituto Superior Técnico, Portugal
Universidade de Lisboa Instituto Superior Técnico, Portugal
2013/01 - 2014/09 Vice-President of the Computer and Network Services Division (DSI) Universidade de Lisboa Instituto Superior Técnico, Portugal
Universidade de Lisboa Instituto Superior Técnico, Portugal
Projetos

Bolsa

Designação Financiadores
2018/10/01 - Atual DOME: Discrete Optimization Methods for Energy Management
PTDC/CCI-COM/31198/2017
Investigador
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Fundação para a Ciência e a Tecnologia
Em curso
2017/07 - 2019/12/31 BioData
22231
Investigador
Universidade de Lisboa Instituto Superior Técnico, Portugal
Fundação para a Ciência e a Tecnologia
2014/01 - 2015/05 GEN6: Governments Enabled with IPv6
?
Investigador
Universidade de Lisboa Instituto Superior Técnico, Portugal
European Union
Concluído
2010/04/04 - 2013/10/03 ParSAT: Parallel Satisfiability Algorithms and Its Applications
PTDC/EIA-EIA/103532/2008
Investigador
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Fundação para a Ciência e a Tecnologia
Concluído
2005/01 - 2008/06 PowerPlan: Power Planning in Electronic Systems
POSC/EEA-ESE/61528/2004
Investigador
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Fundação para a Ciência e a Tecnologia
1997/12 - 2000/12 VerIC: Modelling, Characterization and Verification of Digital Circuits
2/2.1/TIT/1639/95
Investigador
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Fundação para a Ciência e a Tecnologia
Concluído

Projeto

Designação Financiadores
2014/01 - 2015/06 MAPIST: Modernização Administrativa dos Processos do IST
23283
Coordinator for IT-related activities and tasks
Universidade de Lisboa Instituto Superior Técnico, Portugal
Agência para a Modernização Administrativa
Concluído
1996/03 - 2012/12 Lisbon Center of the Cadence Research Laboratories
?
Investigador
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
Cadence Design Systems Inc
Concluído
Produções

Publicações

Artigo em conferência
  1. Ricardo Barata; Sérgio Silva; Luís Cruz; Silva, Luís. "Open APIs in Information Systems for Higher Education". Trabalho apresentado em European University Information Systems Conference (EUNIS), Umea, 2014.
    Publicado
  2. Marques, R.; Guerra E Silva, L.; Flores, P.; Silveira, L.M.. "Improving SAT Solver Efficiency Using a Multi-Core Approach". Trabalho apresentado em International Florida Artificial Intelligence Research Society Conference (FLAIRS), 2013.
    Publicado
  3. Sinha, D.; Guerra E Silva, L.; Wang, J.; Raghunathan, S.; Netrabile, D.; Shebaita, A.. "TAU 2013 Variation Aware Timing Analysis Contest". Trabalho apresentado em ACM International Symposium on Physical Design (ISPD), The Ridge Tahoe, Stateline, NV, 2013.
    Publicado • 10.1145/2451916.2451960
  4. Guerra e Silva, Luis. "Unifying Functional and Parametric Timing Verification". Trabalho apresentado em ACM Great Lakes Symposium on VLSI (GLVLSI), Salt Lake City, UT, 2012.
    Publicado • 10.1145/2206781.2206816
  5. Guerra E Silva, L.; Silveira, L.M.. "Handling Intra-Die Variations in PSTA". Trabalho apresentado em ACM Great Lakes Symposium on VLSI (GLSVLSI), Lausanne, 2011.
    Publicado • 10.1145/1973009.1973094
  6. E Silva, L.G.; Phillips, J.R.; Miguel Silveira, L.. "Speedpath Analysis Under Parametric Timing Models". Trabalho apresentado em Design Automation Conference (DAC), Anaheim, CA, 2010.
    Publicado • 10.1145/1837274.1837343
  7. Guerra e Silva, L.; Miguel Silveira, L.; Phillips, J.R.. "Efficient Computation of the Worst-Delay Corner". Trabalho apresentado em IEEE/ACM Design, Automation and Test in Europe Conference (DATE), Nice, 2007.
    Publicado • 10.1109/DATE.2007.364533
  8. Silva, Luís; Philips, Joel R; Luís Miguel Teixeira D'Ávila Pinto da Silveira. "Efficient Computation of the Exact Worst-Delay Corner". Trabalho apresentado em IEEE/ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU),, Austin, TX, 2007.
    Publicado
  9. E Silva, Luis; Zhu, Zhenhai; Phillips, Joel; Silveira, L.. "Variation-Aware, Library Compatible Delay Modeling Strategy". Trabalho apresentado em IFIP International Conference on Very Large Scale Integration, Nice, 2006.
    Publicado • 10.1109/vlsisoc.2006.313215
  10. João Marques-Silva; Silva, Luís. "Algorithms for Satisfiability in Combinational Circuits Based on Backtrack Search and Recursive Learning". Trabalho apresentado em XII Symposium on Integrated Circuits and Systems Design (SBCCI), Natal, 2002.
    Publicado
  11. João Marques-Silva; Silva, Luís. "Algorithms for Satisfiability in Combinational Circuits Based on Backtrack Search and Recursive Learning". Trabalho apresentado em IEEE/ACM International Workshop on Logic Synthesis (IWLS), Lake Tahoe, CA, 1999.
  12. Guerra e Silva, L.; Marques-Silva, J.; Silveira, L.M.. "Algorithms for Solving Boolean Satisfiability in Combinational Circuits". Trabalho apresentado em IEEE/ACM Design Automation Conference (DATE), Munich, 1999.
    Publicado • 10.1109/date.1999.761177
  13. Silva, L.G.; Silva, J.M.; Silveira, L.M.; Skallah, K.A.. "Timing analysis using propositional satisfiability". Trabalho apresentado em IEEE International Conference on Electronic, Circuits and Systems, Lisboa, 1998.
    Publicado • 10.1109/icecs.1998.813943
  14. e Silva, L.G.; Marques Silva, J.P.; Silveira, L.M.; Sakallah, K.A.. "Realistic Delay Modeling in Satisfiability-Based Timing Analysis". Trabalho apresentado em IEEE International Symposium on Circuits and Systems (ISCAS), Monterey, CA, 1998.
    Publicado • 10.1109/iscas.1998.705250
  15. Silva, Luís; João Marques-Silva; L. Miguel Silveira; Karem A. Sakallah. "Satisfiability Models and Algorithms for Circuit Delay Computation". Trabalho apresentado em ACM Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), Austin, TX, 1997.
    Publicado
Artigo em revista
  1. e Silva, Luis Guerra; Phillips, Joel; Silveira, L. Miguel. "Effective Corner-Based Techniques for Variation-Aware IC Timing Verification". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 29 1 (2010): 157-162. http://dx.doi.org/10.1109/tcad.2009.2034343.
    Publicado • 10.1109/tcad.2009.2034343
  2. Silva, L.G.; Zhu, Z.; Phillips, J.R.; Silveira, L.M.. "Library Compatible Variational Delay Computation". IFIP International Federation for Information Processing 249 (2008): 157-176. http://www.scopus.com/inward/record.url?eid=2-s2.0-36448940173&partnerID=MN8TOARS.
    10.1007/978-0-387-74909-9_10
  3. Marques-Silva, J.; Guerra e Silva, L.. "Solving Satisfiability in Combinational Circuits". IEEE Design & Test of Computers 20 4 (2003): 16-21. http://dx.doi.org/10.1109/mdt.2003.1214348.
    Publicado • 10.1109/mdt.2003.1214348
  4. Guerra e Silva, Luís; Marques-Silva, João; Silveira, L. Miguel; Sakallah, Karem A.. "Satisfiability Models and Algorithms for Circuit Delay Computation". ACM Transactions on Design Automation of Electronic Systems (TODAES) 7 1 (2002): 137-158. http://dx.doi.org/10.1145/504914.504920.
    10.1145/504914.504920
Capítulo de livro
  1. Silva, Luis Guerra e; Zhu, Zhenhai; Phillips, Joel R.; Silveira, L. Miguel. "Library Compatible Variational Delay Computation". In IFIP International Federation for Information Processing, 157-176. Springer US, 2006.
    Publicado • 10.1007/978-0-387-74909-9_10
  2. Visweswariah, Chandu; Conn, Andrew R.; Silva, Luís G.. "Exploiting Optimality Conditions in Accurate Static Circuit Tuning". In High Performance Algorithms and Software for Nonlinear Optimization, 363-381. Springer US, 2003.
    Publicado • 10.1007/978-1-4613-0241-4_17

Propriedade Intelectual

Patente
  1. Silva, Luís; L. Miguel Silveira; Joel Phillips. 2012. "Branch and Bound Techniques for Computation of Critical Timing Conditions". Estados Unidos.
    Concedida/Emitida
Atividades

Orientação

Título / Tema
Papel desempenhado
Curso (Tipo)
Instituição / Organização
2020/09/01 - 2021/09/21 Faster Than Real Time Processing of Aircraft Dynamic Model: Towards Enhanced Airborne Decision Making
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal

Embraer SA, Brasil
2018/09 - 2019/11 Data Center Optimization Using Virtual Machine Profiles
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2017/09 - 2018/06 Integrated Mobility Management System
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2017/09 - 2018/06 Advanced System for Qualified Digital Signatures of Documents - SmartSigner
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2016/01 - 2017/06 Algorithms for Maximum Satisfiability using GPU
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2017 - 2017 An Interactive Tool for Computer-Aided Refactorization of Java Source Code
Orientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2016 - 2016 SIGA: Integrated Queue Management System
Coorientador
Engenharia Electrotécnica e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2014/09 - 2015/11 Measures Computation and Pattern Detection in Social Networks with GPU Acceleration
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2014/09 - 2015/11 A Scalable Architecture for OpenFlow SDN Controllers
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2013/09 - 2014/06 Parallelization of SAT Algorithms on GPU
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal
2009/09 - 2011/01 IC3D: Visualizador 3D de Circuitos Integrados
Coorientador
Engenharia Informática e de Computadores (Mestrado)
Universidade de Lisboa Instituto Superior Técnico, Portugal

Consultoria / Parecer

Descrição da atividade Instituição / Organização
2021/09/20 - 2021/09/24 Tech4Law: Technology for Lawyers Bootcamp. Taught a module on "Dive Into Cloud Computing". Universidade de Lisboa Instituto Superior Técnico, Portugal

Universidade Católica Portuguesa, Portugal
2019/06/01 - 2020/05/01 Participation in consulting project for planning and teaching short introductory/refresher courses for technical teams on several topics, for NOS Comunicações, SA, one of the three main telcos in Portugal. Provided expertise on datacenter technologies and cloud computing. NOS Comunicações SA, Portugal

Universidade de Lisboa Instituto Superior Técnico, Portugal
Distinções

Prémio

2013 Bronze Medal (3rd place) - Parallel SAT Solvers Track
SAT Competition 2013, Finlândia
2006 Invention of the Year
Cadence Design Systems Inc, Estados Unidos
2006 Best Paper Award
International Conference on Very Large Scale Integration, França