???global.info.a_carregar???
João Miguel Morgado Pereira Vieira. Concluiu o(a) Mestrado integrado em Engenharia Electrotécnica e de Computadores em 2018/11 pelo(a) Universidade de Lisboa Instituto Superior Técnico. Frequenta o(a) Doutoramento em Engenharia Electrotécnica e de Computadores pelo(a) Universidade de Lisboa Instituto Superior Técnico desde 2020/02. É Engenheiro Sénior de Verificação Pós-Produção no(a) Qualcomm Technologies. Publicou 4 artigos em revistas especializadas. Possui 1 capítulo(s) de livros. Atua na(s) área(s) de Ciências da Engenharia e Tecnologias com ênfase em Engenharia Eletrotécnica, Eletrónica e Informática. No seu currículo Ciência Vitae os termos mais frequentes na contextualização da produção científica, tecnológica e artístico-cultural são: Caraterização e Modelação por Compilador; Computação Unificada; Hardware Adaptável; Computação com Fluxo de Dados; High-Performance Computing; Near-Data Processing; Hardware Accelerators; Post-Silicon Analysis and Evaluation; .
Read full resume ↓
Identification

Personal identification

Full name
João Miguel Morgado Pereira Vieira

Citation names

  • Vieira, João

Author identifiers

Ciência ID
6D15-E3C1-C378
ORCID iD
0000-0003-0038-2830

Websites

Knowledge fields

  • Engineering and Technology - Electrotechnical Engineering, Electronics and Informatics

Languages

Language Speaking Reading Writing Listening Peer-review
Portuguese (Mother tongue)
English Proficiency (C2) Proficiency (C2) Proficiency (C2) Proficiency (C2) Proficiency (C2)
German Elementary (A2) Elementary (A2) Elementary (A2) Elementary (A2) Elementary (A2)
Education
Degree Classification
2020/02 - 2025/06
Ongoing
 Engenharia Electrotécnica e de Computadores (Doutoramento)
Major in Near-Data Processing
Universidade de Lisboa Instituto Superior Técnico, Portugal
"Accelerating Memory-Bound Applications with Near-Data Processing: From Architectural Design to Full-System Simulation" (THESIS/DISSERTATION)
 18/20
2013/09 - 2018/11
Concluded
 Engenharia Electrotécnica e de Computadores (Mestrado integrado)
Major in Computadores e Eletrónica
Universidade de Lisboa Instituto Superior Técnico, Portugal
"Exploiting Processing Near Cache for Memory Bound Vector Operations" (THESIS/DISSERTATION)
 18/20
Affiliation

Others

Category
Host institution 		Employer
2024/07/01 - Current Engenheiro Sénior de Verificação Pós-Produção Qualcomm Technologies, Ireland
Projects

Grant

Designation Funders
2020/02/01 - 2024/03/31 Processing-In-Memory for General-Purpose Applications: Improving Performance and Energy-Efficiency with a Locality-Aware Architecture and Compiler
SFRH/BD/144047/2019
10.54499/SFRH/BD/144047/2019
Universidade de Lisboa Instituto Superior Técnico, Portugal
 Fundação para a Ciência e a Tecnologia
Concluded

Contract

Designation Funders
2023/03/10 - 2026/03/09 Compilação e Adaptação de Hardware para a Unificação da Computação Especializada e de Uso Geral
2022.06780.PTDC
10.54499/2022.06780.PTDC
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal

Instituto de Telecomunicações Lisboa, Portugal

Instituto de Engenharia de Sistemas e Computadores Tecnologia e Ciência, Portugal
Fundação para a Ciência e a Tecnologia
Ongoing
Outputs

Publications

Book chapter
  1. João Vieira; Edouard Giacomin; Yasir Qureshi; Marina Zapater; Xifan Tang; Shahar Kvatinsky; David Atienza; Pierre-Emmanuel Gaillardon. "Accelerating Inference on Binary Neural Networks with Digital RRAM Processing". 2020.
    10.1007/978-3-030-53273-4_12
Conference paper
  1. Joao Vieira; Nuno Roma; Gabriel Falcao; Pedro Tomas. "gem5-ndp: Near-Data Processing Architecture Simulation From Low Level Caches to DRAM". 2022.
    10.1109/sbac-pad55451.2022.00015
  2. Joao Vieira; Nuno Roma; Gabriel Falcao; Pedro Tomas. "Processing Convolutional Neural Networks on Cache". 2020.
    10.1109/icassp40776.2020.9054326
  3. Joao Vieira; Edouard Giacomin; Yasir Qureshi; Marina Zapater; Xifan Tang; Shahar Kvatinsky; David Atienza; Pierre-Emmanuel Gaillardon. "A Product Engine for Energy-Efficient Execution of Binary Neural Networks Using Resistive Memories". 2019.
    10.1109/vlsi-soc.2019.8920343
  4. Joao Vieira; Nuno Roma; Pedro Tomas; Paolo Ienne; Gabriel Falcao. "Exploiting Compute Caches for Memory Bound Vector Operations". 2018.
    10.1109/cahpc.2018.8645905
Journal article
  1. João Vieira; Nuno Roma; Gabriel Falcao; Pedro Tomás. "gem5-accel: A Pre-RTL Simulation Toolchain for Accelerator Architecture Validation". IEEE Computer Architecture Letters (2024): https://doi.org/10.1109/LCA.2023.3329443.
    10.1109/LCA.2023.3329443
  2. João Vieira; Nuno Roma; Gabriel Falcao; Pedro Tomás. "NDPmulator: Enabling Full-System Simulation for Near-Data Accelerators From Caches to DRAM". IEEE Access (2024): https://doi.org/10.1109/ACCESS.2024.3352924.
    10.1109/ACCESS.2024.3352924
  3. João Vieira; Nuno Roma; Gabriel Falcao; Pedro Tomás. "A Compute Cache System for Signal Processing Applications". Journal of Signal Processing Systems (2021): https://doi.org/10.1007/s11265-020-01626-y.
    10.1007/s11265-020-01626-y
  4. Joao Vieira; Rui P. Duarte; Horacio C. Neto. "kNN-STUFF: kNN STreaming Unit for Fpgas". IEEE Access 7 (2019): 170864-170877. https://doi.org/10.1109/ACCESS.2019.2955864.
    10.1109/ACCESS.2019.2955864