???global.info.a_carregar???
Professora Adjunta da Escola Superior de Ciência e Tecnologia (ESCT) do ISPGaya (2021) e investigadora no grupo de pesquisa de Sistemas Eletrônicos e Nanoeletrônicos Aplicados http://dgp.cnpq.br/dgp/espelhogrupo/9107432763200161. Docente do Departamento de Engenharia Elétrica do Centro Universitário FEI (2017-2020). Doutora em Engenharia Elétrica na área de Dispositivos Eletrônicos Integrados com estágio de seis meses na Université catholique de Louvain (UCL), Bélgica. Foi professora do Ensino Fundamental II e Ensino Médio no Colégio Catamarã Vita, onde lecionou Robótica e Matemática (2017-2019). Possui graduação (2009) e mestrado (2012) em Engenharia Elétrica pelo Centro Universitário FEI, atuando principalmente nos seguintes temas: simulação, caracterização elétrica e modelagem de transistores MOS.
Identificação

Identificação pessoal

Nome completo
Arianne Soares do Nascimento Pereira

Nomes de citação

  • Pereira, Arianne
  • Pereira, A. S. N.

Identificadores de autor

Ciência ID
2F1D-8CA2-6D6F
ORCID iD
0000-0002-1910-3072

Endereços de correio eletrónico

  • aspereira@ispgaya.pt (Profissional)

Telefones

Telemóvel
  • 911875026 (Pessoal)

Domínios de atuação

  • Ciências da Engenharia e Tecnologias - Engenharia Eletrotécnica, Eletrónica e Informática

Idiomas

Idioma Conversação Leitura Escrita Compreensão Peer-review
Português (Idioma materno)
Inglês Utilizador proficiente (C1) Utilizador proficiente (C1) Utilizador proficiente (C1) Utilizador proficiente (C1) Utilizador proficiente (C1)
Formação
Grau Classificação
2012/10/01 - 2016/08/05
Concluído
Engenharia Elétrica (Doctor)
Especialização em Dispositivos Eletrónicos Integrados
Centro Universitário da FEI, Brasil
"Modelos Analíticos para Efeitos de Canal Curto em Transistores de Porta Dupla Simétricos e Assimétricos" (TESE/DISSERTAÇÃO)
2010/10/01 - 2012/09/30
Concluído
Engenharia Elétrica (Master)
Especialização em Dispositivos Eletrónicos Integrados
Centro Universitário da FEI, Brasil
"Modelo Analítico de Resistência Parasitária para FinFETs de Porta Dupla" (TESE/DISSERTAÇÃO)
2004/02/01 - 2009/12/20
Concluído
Engenharia Elétrica (Bachelor)
Especialização em Eletrónica
Centro Universitário da FEI, Brasil
"Veículo Autônomo Seguidor de Linha" (TESE/DISSERTAÇÃO)
Percurso profissional

Docência no Ensino Superior

Categoria Profissional
Instituição de acolhimento
Empregador
2021/03/01 - Atual Professor Adjunto (Docente Ensino Superior Politécnico) Instituto Superior Politécnico Gaya, Portugal
Instituto Superior Politécnico Gaya, Portugal
2017/02/01 - 2020/12/20 Assistente (Docente Universitário) Centro Universitário da FEI, Brasil
Centro Universitário da FEI, Brasil
Produções

Publicações

Artigo em conferência
  1. Pereira, A.S.N.; De Streel, G.; Planes, N.; Haond, M.; Giacomini, R.; Flandre, D.; Kilchytska, V.. "Analysis and modelling of temperature effect on DIBL in UTBB FD SOI MOSFETs". 2016.
    10.1109/ULIS.2016.7440066
  2. Malheiro, C.T.; Pereira, A.S.N.; Giacomini, R.. "An analytical estimation model for the spreading resistance of Double-Gate FinFETs". 2012.
    10.1109/ICCDCS.2012.6188945
  3. Perin, A.L.; Pereira, A.S.N.; Agopian, P.G.D.; Martino, J.A.; Giacomini, R.. "A simple electron mobility model considering the impact of silicon-dielectric interface orientation for surrounding gate devices". 2011.
    10.1149/1.3615192
  4. Pereira, A.S.N.; Giacomini, R.. "A new analytic model for double gate FinFETs parasitic resistance". 2009.
    10.1149/04901.0127ecst
Artigo em revista
  1. Pereira, A. S. N.. "Filter-free color pixel sensor using gated PIN photodiodes and machine learning techniques". Microelectronics Journal 120 (2022): 105337-105337. http://dx.doi.org/10.1016/j.mejo.2021.105337.
    10.1016/j.mejo.2021.105337
  2. Perin, A.L.; Pereira, A.S.N.; Buhler, R.T.; Da Silveira, M.A.G.; Giacomini, R.C.. "SOI Stacked Transistors Tolerance to Single-Event Effects". IEEE Transactions on Device and Materials Reliability 19 2 (2019): 393-401. http://www.scopus.com/inward/record.url?eid=2-s2.0-85065147811&partnerID=MN8TOARS.
    10.1109/TDMR.2019.2912862
  3. Pereira, A.S.N.; de Streel, G.; Planes, N.; Haond, M.; Giacomini, R.; Flandre, D.; Kilchytska, V.. "An in-depth analysis of temperature effect on DIBL in UTBB FD SOI MOSFETs based on experimental data, numerical simulations and analytical models". Solid-State Electronics 128 (2017): 67-71. http://www.scopus.com/inward/record.url?eid=2-s2.0-85005982593&partnerID=MN8TOARS.
    10.1016/j.sse.2016.10.017
  4. Pereira, A.S.N.; Giacomini, R.. "An accurate closed-expression model for FinFETs parasitic resistance". Microelectronics Reliability 55 3-4 (2015): 470-480. http://www.scopus.com/inward/record.url?eid=2-s2.0-84923595613&partnerID=MN8TOARS.
    10.1016/j.microrel.2015.01.006
  5. Perin, A.L.; Pereira, A.S.N.; Agopian, P.G.D.; Martino, J.A.; Giacomini, R.. "A simple electron mobility model considering the silicon-dielectric interface orientation for circular surrounding-gate transistor". Journal of Integrated Circuits and Systems 7 2 (2012): 100-106. http://www.scopus.com/inward/record.url?eid=2-s2.0-84869989455&partnerID=MN8TOARS.
Atividades

Júri de grau académico

Tema
Tipo de participação
Nome do candidato (Tipo de grau)
Instituição / Organização
2020/06/26 Avaliação do desempenho do transistor MOS sem junções configurado como nanofio ou FinFET
Arguente
Thales Augusto Ribeiro (Doutoramento)
Centro Universitário da FEI, Brasil
2018/02/26 Caracterização elétrica e simulação dos efeitos do autoaquecimento em nanofios
Arguente
Flávio Enrico Bergamaschi (Mestrado)
Centro Universitário da FEI, Brasil