Identificação pessoal

Nome completo

Tiago Miguel Braga da Silva Dias

Género

Masculino

Nomes de citação

• Dias, Tiago
• Dias, T

Identificadores de autor

Ciência ID

E21C-1E42-EE73

ORCID iD

0000-0001-7445-5823

Google Scholar ID

0w8TzzAAAAAJ

Researcher Id

H-4265-2011

Scopus Author Id

11540058800

Endereços de correio eletrónico

• tiago.dias@inesc-id.pt (Profissional)
• tiago.dias@isel.pt (Profissional)

Telefones

Telefone

• 213100300 Ext.: 2394 (Profissional)
• 218317184 (Profissional)

Moradas

• INESC-ID. Rua Alves Redol, 9, 1000-029, Lisboa, Lisboa, Portugal (Profissional)
• ISEL - DEETC, Rua Conselheiro Emídio Navarro, 1, 1959-007, Lisboa, Lisboa, Portugal (Profissional)

Domínios de atuação

• Ciências da Engenharia e Tecnologias - Engenharia Eletrotécnica, Eletrónica e Informática - Hardware e Arquitetura de Computadores

Idiomas

Idioma	Conversação	Leitura	Escrita	Compreensão	Peer-review
Português (Idioma materno)
Inglês	Utilizador proficiente (C1)	Utilizador proficiente (C1)	Utilizador proficiente (C1)	Utilizador proficiente (C1)	Utilizador proficiente (C1)
Espanhol; Castelhano	Utilizador independente (B1)	Utilizador independente (B1)	Utilizador elementar (A1)	Utilizador independente (B1)
Francês	Utilizador elementar (A1)	Utilizador independente (B1)	Utilizador elementar (A1)	Utilizador elementar (A1)

	Grau	Classificação
2015 Concluído	Engenharia Electrotécnica e de Computadores (Doutoramento) Universidade de Lisboa Instituto Superior Técnico, Portugal "High performance and scalable unified architectures for transform and quantization in H.264/AVC codecs" (TESE/DISSERTAÇÃO)	Aprovado com Muito Bom
2004 Concluído	Mestrado em Engenharia Electrotécnica e de Computadores (Mestrado) Especialização em Sistemas Electrónicos Universidade de Lisboa Instituto Superior Técnico, Portugal "High-Performance VLSI Motion Estimation Processors: Data Reuse and Sub-Pixel Accuracy" (TESE/DISSERTAÇÃO)	Good
2002 Concluído	Engenharia Electrotécnica e de Computadores (Licenciatura) Universidade de Lisboa Instituto Superior Técnico, Portugal "Co-processador reconfigurável para processamento de sinal (Descodificador de vídeo)" (TESE/DISSERTAÇÃO)	15 (in a 0-20 scale)

Ciência

	Categoria Profissional Instituição de acolhimento	Empregador
2002/09/01 - Atual	Investigador (Investigação)	Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal
2012/06 - 2012/07	Investigador visitante (Investigação)	Universidad de Las Palmas de Gran Canaria - Campus de Tafira, Espanha
	Universidad de Las Palmas de Gran Canaria - Instituto Universitario de Microelectrónica Aplicada , Espanha
2010/09 - 2010/12	Investigador visitante (Investigação)	Universidad de Las Palmas de Gran Canaria - Campus de Tafira, Espanha
	Universidad de Las Palmas de Gran Canaria - Instituto Universitario de Microelectrónica Aplicada , Espanha

Docência no Ensino Superior

	Categoria Profissional Instituição de acolhimento	Empregador
2015/06 - Atual	Professor Adjunto (Docente Ensino Superior Politécnico)	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2004/12/01 - 2015/06	Assistente convidado (Docente Ensino Superior Politécnico)	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2003/11 - 2004/12	Assistente convidado (Docente Ensino Superior Politécnico)	Escola Superior Náutica Infante D Henrique, Portugal
	Escola Superior Náutica Infante D Henrique, Portugal
2002/09 - 2003/03	Monitor (Docente Universitário)	Universidade de Lisboa Instituto Superior Técnico, Portugal
	Universidade de Lisboa Instituto Superior Técnico, Portugal

Outros

	Categoria Profissional Instituição de acolhimento	Empregador
2021/10/06 - Atual	Conselho de Representantes	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
2018/05 - 2021/10/06	Conselho científico/técnico-científico ou orgão correspondente	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal
	Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal

Bolsa

	Designação	Financiadores
2008/10/01 - 2009/08/31	ANY-CORE MEMORY-CENTRIC ARCHITECTURE FOR ADVANCED VIDEO CODING SFRH/BD/43639/2008	Fundação para a Ciência e a Tecnologia Concluído

Projeto

	Designação	Financiadores
2021 - Atual	REV@CONSTRUCTION - Digital Construction Revolution LISBOA-01-0247-FEDER-046123 Investigador Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal	Agência Nacional de Inovação SA Em curso
2020/11 - Atual	SINCRO 2.0 SINCRO-2.0 Investigador Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal	Autoridade Nacional de Segurança Rodoviária (ANSR) Em curso
2019/04 - Atual	HORUS.BP - Segurança de Abastecimento em Áreas de Serviço HORUS Investigador Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal	BP Portugal - Comércio de Combustíveis e Lubrificantes, S.A. Em curso
2019/03 - Atual	SITL IoT: Sistema de Inteligência nos Terminais Logísticos SITLIOT Investigador Instituto Politécnico de Lisboa Instituto Superior de Engenharia de Lisboa, Portugal	Agência Nacional de Inovação SA Em curso
2019 - Atual	High Performance Video Coding with Massive Parallelism in GPUs and Approximate Computing (HPVC) IP01052 Investigador Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia, I.P. Em curso
2023/03/10 - 2024/09/09	Plataforma de Aceleração para Reconstrução 3D de Grutas Subaquáticas em Tempo-Real 2022.04020.PTDC Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Em curso
2019/05 - 2020	Plataforma de apoio ao treino de figuras obrigatórias em patinagem artística IPL/2019/F3S_ESCS Investigador Instituto Politécnico de Lisboa, Portugal	Instituto Politécnico de Lisboa Concluído
2014/01 - 2018/01	EMC2: Embedded Multi-core Systems for Mixed Criticality Applications in Dynamic and Changeable Real-Time Environments ARTEMIS/0003/2013 Investigador Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia, I.P. Concluído
2012/03/01 - 2015/08/31	THREadS: Framework para Sistemas Multi-Tarefa com Reconfiguração Transparente de Hardware PTDC/EEA-ELC/117329/2010 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2011/01/01 - 2013/12/31	HELIX: Arquitectura heterogénea com múltiplos núcleos para análise de sequências biológicas PTDC/EEA-ELC/113999/2009 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2005/01/01 - 2008/11/30	AMEP: Processador Adaptativo para Estimação de Movimento em Dispositivos Autónomos baseados na Norma H.264/AVC POSC/EEA-CPS/60765/2004 Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia Concluído
2002/01 - 2004/01	COSME: Configurable Structures for Motion Estimation POSI/CHS/40877/2001 Bolseiro de Iniciação Científica Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal	Fundação para a Ciência e a Tecnologia, I.P. Concluído

Publicações

Artigo em conferência	"Synoptics of Things (SoT): An Open Framework for the Supervision of IoT Devices". Trabalho apresentado em 2021 International Young Engineers Forum (YEF-ECE), Lisboa, 2021. Publicado • 10.1109/yef-ece52297.2021.9505145 Cavaleiro Rodrigues, José; Dias, T. "Figure follow: A step by step liberating device". Trabalho apresentado em European Conference on the Impact of Artificial Intelligence and Robotics, Lisboa, 2020. Publicado Dias, Tiago; Sampaio, Pedro; Cardoso, Diogo; Prates, Claudio; Jesus, Ricardo; Costa, Tiago. "Open-Source Power Outlet System for IoT-based Smart Homes". Trabalho apresentado em 2020 International Conference on Smart Energy Systems and Technologies (SEST), Istanbul, 2020. Publicado • 10.1109/sest48500.2020.9203306 Dias, Tiago; Sampaio, Pedro; Matutino, Pedro Miguens. "A Portable Lab for the Practical Study of Modern Computer Engineering". Trabalho apresentado em XIV Technologies Applied to Electronics Teaching Conference (TAEE), Porto, 2020. Publicado • 10.1109/taee46915.2020.9163750 Dias, T. "Teaching Hardware/Software Co-Design Using a Project-Based Learning Strategy". 2020. 10.1109/TAEE46915.2020.9163759 Dias, T.; Roma, N.; Sousa, L.. "High performance IP core for HEVC quantization". 2015. 10.1109/ISCAS.2015.7169275 Dias, T.; Roma, N.; Sousa, L.. "High performance multi-standard architecture for DCT computation in H.264/AVC High Profile and HEVC codecs". Trabalho apresentado em 2013 Conference on Design and Architectures for Signal and Image Processing, Cagliari, 2013. Publicado Dias, T.; Rosário, L.; Roma, N.; Sousa, L.. "High performance unified architecture for forward and inverse quantization in H.264/AVC". 2012. 10.1109/DSD.2012.73 Dias, T.; Lopez, S.; Roma, N.; Sousa, L.. "High throughput and scalable architecture for unified transform coding in embedded H.264/AVC video coding systems". 2011. 10.1109/SAMOS.2011.6045465 Dias, T.; Roma, N.; Sousa, L.. "H.264/AVC framework for multi-core embedded video encoders". 2010. 10.1109/ISSOC.2010.5625538 Dias, T.; Roma, N.; Sousa, L.. "Hardware/software co-design of H.264/AVC encoders for multi-core embedded systems". 2010. 10.1109/DASIP.2010.5706271 Sebastião, N.; Dias, T.; Roma, N.; Flores, P.. "Integrated accelerator architecture for DNA sequences alignment with enhanced traceback phase". 2010. 10.1109/HPCS.2010.5547154 Sebastião, Nuno; Dias, Tiago; Roma, Nuno; Flores, Paulo; Sousa, Leonel. "Application Specific Programmable IP Core for Motion Estimation: Technology Comparison Targeting Efficient Embedded Co-Processing Units". Trabalho apresentado em 11th Euromicro Conference on Digital System Design, Parma, 2008. Publicado • 10.1109/dsd.2008.66 Sebastião, N.; Dias, T.; Roma, N.; Flores, P.; Sousa, L.. "Application specific programmable IP core for motion estimation: Technology comparison targeting efficient embedded co-processing units". 2008. 10.1109/DSD.2008.66 Momcilovic, S.; Dias, T.; Roma, N.; Sousa, L.. "Application Specific Instruction Set Processor for Adaptive Video Motion Estimation". Trabalho apresentado em 9th EUROMICRO Conference on Digital System Design (DSD 2006), Cavtat, 2006. Publicado • 10.1109/dsd.2006.25 Momcilovic, S.; Dias, T.; Roma, N.; Sousa, L.. "Application specific instruction set processor for adaptive video motion estimation". 2006. 10.1109/DSD.2006.25 Dias, T.; Roma, N.; Sousa, L.. "Efficient VLSI Architecture for Real-Time Motion Estimation in Advanced Video Coding". Trabalho apresentado em 2005 IEEE International SOC Conference, Washington, 2005. Publicado • 10.1109/socc.2005.1554465 Dias, T.; Roma, N.; Sousa, L.. "Efficient motion vector refinement architecture for sub-pixel motion estimation systems". 2005. 10.1109/SIPS.2005.1579885
Artigo em revista	Dias, T.; Roma, N.; Sousa, L.. "Unified transform architecture for AVC, AVS, VC-1 and HEVC high-performance codecs". Eurasip Journal on Advances in Signal Processing 2014 1 (2014): 1-15. http://www.scopus.com/inward/record.url?eid=2-s2.0-84919926224&partnerID=MN8TOARS. 10.1186/1687-6180-2014-108 Dias, T.; López, S.; Roma, N.; Sousa, L.. "Scalable unified transform architecture for advanced video coding embedded systems". International Journal of Parallel Programming 41 2 (2013): 236-260. http://www.scopus.com/inward/record.url?eid=2-s2.0-84879604020&partnerID=MN8TOARS. 10.1007/s10766-012-0221-x Dias, T.; López, S.; Roma, N.; Sousa, L.. "A flexible architecture for the computation of direct and inverse transforms in H.264/AVC video codecs". IEEE Transactions on Consumer Electronics 57 2 (2011): 936-944. http://www.scopus.com/inward/record.url?eid=2-s2.0-79960929422&partnerID=MN8TOARS. 10.1109/TCE.2011.5955243 Dias, T.; Roma, N.; Sousa, L.; Ribeiro, M.. "Reconfigurable architectures and processors for real-time video motion estimation". Journal of Real-Time Image Processing 2 4 (2007): 191-205. http://www.scopus.com/inward/record.url?eid=2-s2.0-36949007430&partnerID=MN8TOARS. 10.1007/s11554-007-0049-6 Dias, T.; Momcilovic, S.; Roma, N.; Sousa, L.. "Adaptive motion estimation processor for autonomous video devices". Eurasip Journal on Embedded Systems 2007 (2007): http://www.scopus.com/inward/record.url?eid=2-s2.0-34250851339&partnerID=MN8TOARS. 10.1155/2007/57234
Capítulo de livro	"A Collaborative Cyber-Physical Microservices Platform - the SITL-IoT Case". 411-420. França: Springer International Publishing, 2021. Publicado • 10.1007/978-3-030-85969-5_38 "Open and Collaborative Micro Services in Digital Transformation". In Smart and Sustainable Collaborative Networks 4.0, 393-402. França: Springer International Publishing, 2021. Publicado • 10.1007/978-3-030-85969-5_36 Osório, A. Luis; Camarinha-Matos, Luis M.; Dias, Tiago; Tavares, José. "Adaptive Integration of IoT with Informatics Systems for Collaborative Industry: The SITL-IoT Case". In IFIP Advances in Information and Communication Technology, editado por Camarinha-Matos, L.M.; Afsarmanesh H.; Antonelli D., 43-54. Springer International Publishing, 2019. Publicado • 10.1007/978-3-030-28464-0_5 Dias, Tiago; Roma, Nuno; Sousa, Leonel. "Low Power Distance Measurement Unit for Real-Time Hardware Motion Estimators". In Integrated Circuit and System Design - Power and Timing Modeling, Optimization and Simulation, editado por Vounckx, J.; Azemard, N.; Maurine, P., 247-255. Springer Berlin Heidelberg, 2006. Publicado • 10.1007/11847083_24 Roma, Nuno; Dias, Tiago; Sousa, Leonel. "Customizable and Reduced Hardware Motion Estimation Processors". In New Algorithms, Architectures and Applications for Reconfigurable Computing, 55-66. Springer-Verlag, 2005. Publicado • 10.1007/1-4020-3128-9_5 Roma, N.; Dias, T.; Sousa, L.; Roma, Nuno; Dias, Tiago; Sousa, Leonel. "Customisable core-based architectures for real-time motion estimation on FPGAs". In Field Programmable Logic and Application, editado por Cheung, P. Y. K.; Constantinides, G. A.; DeSousa, J. T., 745-754. Springer Berlin Heidelberg, 2003. Publicado • 10.1007/978-3-540-45234-8_72

Prémio

2020	Best Demo Award XIV Congreso TAEE - Tecnología, Aprendizaje y Enseñanza de la Electrónica, Portugal
2013	Best Paper Award Conference on Design and Architectures for Signal and Image Processing (DASIP 2013), Itália
2011	The Stamatis Vassiliadis Best Paper Award 11th International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation (SAMOS XI), Grécia
2010	Best Poster Award 2010 Conference on Design and Architectures for Signal and Image Processing (DASIP 2010), Reino Unido
2005	Best Paper Award Jornadas sobre Sistemas Reconfiguráveis (REC 2005), Portugal

Outra distinção

2012	Short Term Scientific Mission (STSM) European Cooperation in Science and Technology, Bélgica
2010	HiPEAC collaboration grant European Network of Excellence on High Performance and Embedded Architecture and Compilation (HiPEAC), Bélgica
2009	PhD Research Studentship Fundação para a Ciência e a Tecnologia, I.P., Portugal
2008	PhD Research Studentship Fundação para a Ciência e a Tecnologia, I.P., Portugal
2002	Scientific Initiation Grant Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa, Portugal